La tecnologia PowerVIA d’Intel és una innovació important en els mètodes tradicionals d’alimentació de xip i s’espera que es produeixi en massa al node del procés Intel 20A a la primera meitat del 2024. Aquesta tecnologia es considera una important continuació de la llei de Moore.El seu procés de desenvolupament es realitza independentment dels transistors de Ribbonfet per assegurar -se que Powervia es pot utilitzar eficaçment en la producció de xips de procés Intel 20A i 18A.A través de proves i depuració àmplia de Powervia en nodes de prova internes, Intel ha confirmat el seu paper important en la millora de l'eficiència del xip.La taxa d’utilització d’unitat supera el 90%i pot promoure significativament la tecnologia de contracció del transistor i ajudar a les empreses de disseny de xip a millorar els seus productes.rendiment i eficiència energètica.
Intel creu que la tecnologia Powervia és una altra fita després de Finfet.Si bé Ribbonfet pot no tenir un avantatge absolut respecte a les tecnologies de Gaafet competint, el lideratge de Powervia és clar.La indústria no espera que TSMC desplegui una tecnologia similar abans dels nodes N2P a finals del 2026 o principis del 2027. Powervia es juxtaposa amb les passades innovacions tecnològiques d’Intel com ara silici tensat, portes metàl·liques de gran K i transistors FINFET, reflectint el lideratge continuat d’Intel en la innovació tecnològica de xip.
Val la pena esmentar que el llançament dels nodes de procés 20A i 18A d’Intel no només servirà l’avanç dels productes propis d’Intel, sinó que també tindrà un impacte profund en tota la indústria de xips i els serveis de foneria d’Intel.Això marca l'arribada oficial d'Intel de l'època d'Angstrom i obre un nou capítol en tecnologia de xip.
La xarxa d’alimentació d’alimentació posterior (BS-PDN), com una de les tecnologies bàsiques de Powervia, ha sorgit tranquil·lament a la indústria de fabricació de xip similars a la tecnologia EUV i es considera la base per continuar promovent el desenvolupament de nodes de procés més fins.Des de les primeres etapes de la fabricació de xips, la construcció de la xarxa de lliurament d’energia requereix un control precís, a partir del gravat de la capa inferior del transistor a la font d’alimentació de la capa superior.Aquest procés requereix el suport d’eines d’alta precisió com la EUV i la tecnologia d’exposició múltiple.És aquesta construcció complexa i precisa que fa que la fabricació de xips sigui un procés car i complicat, però també és la clau per millorar el rendiment i l'eficiència del xip.
Sobre aquesta base, mitjançant la construcció de múltiples capes metàl·liques, els electrons es poden transmetre eficaçment entre els transistors per proporcionar la potència i els senyals necessaris a diverses parts del xip.Intel compara el procés per fer pizza i, tot i que pot semblar una mica simplista, la metàfora representa vivament la complexitat de la fabricació de xips.A mesura que avança la tecnologia, els processadors moderns d’alt rendiment sovint contenen fins a 10 a 20 capes metàl·liques i, un cop fabricat el xip, el xip sovint es flueix de manera que les interfícies d’energia i dades es troben a la part inferior del xip i els transistorsestan a sobre..L’avantatge d’aquest disseny de xips de flip és que és més fàcil depurar i refredar el xip, però també aporta molts reptes a la font d’alimentació de front-end.
Powervia es va introduir per afrontar aquests reptes.En separar les xarxes de transmissió de senyal i potència i crear la xarxa d’alimentació a la part posterior del xip, Powervia simplifica molt l’estructura del xip i permet millorar el rendiment del xip.El benefici directe d’aquest mètode d’alimentació d’alimentació posterior és que no només relaxa les regles de disseny de la capa metàl·lica i millora el grau de llibertat de disseny, sinó que també alenteix l’efecte de l’IR, millora l’eficiència de transmissió de potència del xip, elimina la interferència d’interferènciesi, per tant, resol el problema de les dades El problema de coll d'ampolla d'interconnexió que ha plagiat la indústria durant una dècada.
Per descomptat, la implementació de la tecnologia Powervia també s’enfronta als seus propis reptes.Atès que la capa de transistor es troba aproximadament al mig del xip en lloc del final, les eines tradicionals de depuració no poden accedir directament a la capa del transistor per fer proves.Ara hi ha unes 15 capes de línies de senyal entre la capa del transistor i la capa de dissipació de calor.Aquest repte, tot i que desconcertant, no és insuperable.Intel va verificar amb èxit l'efectivitat d'aquests processos de depuració dissenyant alguns defectes controlables i utilitzant la seva pròpia eina de depuració de Powervia.Al mateix temps, la tecnologia per construir la capa de potència a la part posterior del xip també no té precedents.Augmenta la complexitat del procés de fabricació i la possibilitat d’errors.No obstant això, Intel ha millorat efectivament l'estabilitat i la fiabilitat del procés de fabricació mitjançant les hòsties portadores i la tecnologia TSV..
Finalment, Intel va confirmar l'èxit de la tecnologia PowerVia mitjançant un codi de xip de prova anomenat "Blue Sky Creek".Tot i que Powervia té majors riscos d’implementació tècnica, combinant -lo amb el procés Intel 4 i aprofitant la tecnologia EUV, Intel ha demostrat els avantatges significatius de Powervia en la millora de l’ús d’unitats, reduint la tensió de la plataforma i l’augment de l’eficiència de freqüència, alhora que també demostra la seva bona dissipació de calorCaracterístiques.Aquesta sèrie de resultats de les proves no només demostra la viabilitat de la tecnologia Powervia, sinó que també demostra el seu enorme potencial en els futurs avenços en tecnologia de xip.