La tecnología PowerVia de Intel es una innovación importante en los métodos tradicionales de suministro de energía de chips y se espera que se produzca en masa en el nodo del proceso Intel 20A en la primera mitad de 2024. Esta tecnología se considera una continuación importante de la ley de Moore.Su proceso de desarrollo se lleva a cabo de forma independiente de los transistores de Ribbonfet para garantizar que Powevia pueda usarse de manera efectiva en la producción de chip de proceso Intel 20A y 18A.A través de pruebas extensas y depuración de PowerVia en los nodos de prueba internos, Intel ha confirmado su importante papel en la mejora de la eficiencia de los chips.La tasa de utilización de la unidad supera el 90%, y puede promover significativamente la tecnología de contracción del transistor y ayudar a las compañías de diseño de chips a mejorar sus productos.rendimiento y eficiencia energética.
Intel cree que la tecnología Powervia es otro hito después de Finfet.Si bien Ribbonfet puede no tener una ventaja absoluta sobre las tecnologías de Gaafet competidores, el liderazgo de Powervia es claro.La industria no espera que TSMC despliegue tecnología similar antes de los nodos N2P a fines de 2026 o principios de 2027. Powervia se yuxtapone con las innovaciones tecnológicas pasadas de Intel, como el silicio tensado, las puertas de metal de alto K y los transistores de Finfet, que reflejan el liderazgo continuo de Intel en la innovación tecnológica de chips en las chips en las chip.
Vale la pena mencionar que el lanzamiento de los nodos de proceso 20A y 18A de Intel no solo servirá al avance de los propios productos de Intel, sino que también tendrá un profundo impacto en toda la industria de los chips y los servicios de fundición de Intel.Esto marca la llegada oficial de Intel de la era de Angstrom y abre un nuevo capítulo en tecnología de chips.
La red de fuente de alimentación trasera (BS-PDN), como una de las tecnologías centrales de Powervia, ha surgido silenciosamente en la industria de fabricación de chips similar a la tecnología EUV, y se considera la base para continuar promoviendo el desarrollo de nodos de proceso más finos.Desde las primeras etapas de la fabricación de chips, la construcción de la red de entrega de energía requiere un control preciso, comenzando desde grabar la capa inferior del transistor hasta la fuente de alimentación en la capa superior.Este proceso requiere el soporte de herramientas de alta precisión como EUV y tecnología de exposición múltiple.Es esta construcción compleja y precisa la que hace que la fabricación de chips sea un proceso costoso y complicado, pero también es la clave para mejorar el rendimiento y la eficiencia de los chips.
Sobre esta base, a través de la construcción de múltiples capas metálicas, los electrones se pueden transmitir de manera efectiva entre los transistores para proporcionar la potencia y las señales requeridas a varias partes del chip.Intel compara el proceso para hacer pizza, y aunque puede sonar un poco simplista, la metáfora representa vívidamente la complejidad de la fabricación de chips.A medida que avanza la tecnología, los procesadores modernos de alto rendimiento a menudo contienen hasta 10 a 20 capas de metal, y una vez que se fabrica el chip, el chip a menudo se voltea para que las interfaces de potencia y datos estén en la parte inferior del chip y los transistoresestán en la cima..La ventaja de este diseño de chips es que es más fácil depurar y enfriar el chip, pero también trae muchos desafíos a la fuente de alimentación frontal.
PowerVia se introdujo para abordar estos desafíos.Al separar las redes de transmisión de señal y potencia y construir la red de fuente de alimentación en la parte posterior del chip, Powervia simplifica enormemente la estructura del chip y hace posible mejorar el rendimiento del chip.El beneficio directo de este método de fuente de alimentación trasera es que no solo relaja las reglas de diseño de la capa de metal y mejora el grado de libertad del diseño, sino que también ralentiza el efecto IR DOOP, mejora la eficiencia de transmisión de potencia del chip, elimina la interferencia, y así resuelve el problema de los datos, el problema de cuello de botella de interconexión que ha afectado a la industria durante una década.
Por supuesto, la implementación de la tecnología Powervia también enfrenta sus propios desafíos.Dado que la capa de transistor se encuentra aproximadamente en el medio del chip en lugar de al final, las herramientas de depuración tradicionales no pueden acceder directamente a la capa de transistor para las pruebas.Ahora hay alrededor de 15 capas de líneas de señal entre la capa del transistor y la capa de disipación de calor.Este desafío, aunque desalentador, no es insuperable.Intel verificó con éxito la efectividad de estos procesos de depuración mediante el diseño de algunos defectos controlables y utilizando su propia herramienta de depuración de Powervia.Al mismo tiempo, la tecnología para construir la capa de potencia en la parte posterior del chip tampoco tiene precedentes.Aumenta la complejidad del proceso de fabricación y la posibilidad de errores.Sin embargo, Intel ha mejorado efectivamente la estabilidad y la confiabilidad del proceso de fabricación mediante el uso de obleas portadoras y tecnología TSV..
Finalmente, Intel confirmó el éxito de la tecnología Powervia a través de un código de prueba con código "Blue Sky Creek".Aunque PowVIA tiene mayores riesgos de implementación técnica, al combinarlo con el proceso Intel 4 y aprovechar la tecnología EUV, Intel ha demostrado las ventajas significativas de PowerVIA en la mejora de la utilización de la unidad, reduciendo el voltaje de la plataforma y el aumento de la eficiencia de frecuencia, al tiempo que demuestra su buena disipación de calor.características.Esta serie de resultados de pruebas no solo demuestra la viabilidad de la tecnología Powervia, sino que también demuestra su enorme potencial en futuros avances de tecnología de chips.