La technologie Powervia d'Intel est une innovation majeure dans les méthodes d'alimentation traditionnelles de la puce et devrait être produite en masse sur le nœud du processus Intel 20A dans la première moitié de 2024. Cette technologie est considérée comme une continuation importante de la loi de Moore.Son processus de développement est effectué indépendamment des transistors RibbonFet pour s'assurer que PowerVia peut être utilisé efficacement dans la production de puces de processus Intel 20A et 18A.Grâce à des tests approfondis et à un débogage de PowerVia sur les nœuds de test internes, Intel a confirmé son rôle important dans l'amélioration de l'efficacité des puces.Le taux d'utilisation de l'unité dépasse 90%, et il peut promouvoir de manière significative la technologie de retrait des transistors et aider les sociétés de conception de puces à améliorer leurs produits.performance et efficacité énergétique.
Intel estime que la technologie Powervia est une autre étape importante après Finfet.Bien que RibbonFet ne puisse pas avoir un avantage absolu sur les technologies GAAFET concurrentes, l'exemple de Powervia est clair.The industry does not expect TSMC to deploy similar technology before N2P nodes in late 2026 or early 2027. PowerVia is juxtaposed with Intel's past technological innovations such as strained silicon, high-K metal gates and FinFET transistors, reflecting Intel's continued leadership in chip technology innovation.
Il convient de mentionner que le lancement des nœuds de processus 20A et 18A d'Intel servira non seulement l'avancement des propres produits d'Intel, mais aura également un impact profond sur l'industrie des puces et les services de fonderie d'Intel.Cela marque l'arrivée officielle d'Intel de l'ère Angstrom et ouvre un nouveau chapitre dans la technologie ChIP.
Back Power Supply Network (BS-PDN), en tant que l'une des technologies de base de Powervia, a discrètement émergé dans l'industrie de la fabrication de puces similaire à la technologie EUV, et est considéré comme la base pour continuer à promouvoir le développement de nœuds de processus plus fins.Dès les premiers stades de la fabrication de puces, la construction du réseau de livraison de puissance nécessite un contrôle précis, en commençant par la gravure de la couche inférieure du transistor à l'alimentation de l'alimentation sur la couche supérieure.Ce processus nécessite le support d'outils de haute précision tels que l'EUV et la technologie d'exposition multiple.C'est cette construction complexe et précise qui fait de la fabrication de puces un processus coûteux et compliqué, mais il est également la clé pour améliorer les performances et l'efficacité des puces.
Sur cette base, grâce à la construction de plusieurs couches métalliques, les électrons peuvent être transmis efficacement entre les transistors pour fournir la puissance et les signaux requis à diverses parties de la puce.Intel compare le processus à la fabrication de la pizza, et bien qu'il puisse sembler un peu simpliste, la métaphore décrit de manière claire la complexité de la fabrication de puces.À mesure que la technologie progresse, les processeurs modernes à haute performance contiennent souvent jusqu'à 10 à 20 couches métalliques, et une fois la puce fabriquée, la puce est souvent retournée de sorte que les interfaces d'alimentation et de données sont au bas de la puce et des transistorssont sur le dessus..L'avantage de cette conception de la feuille de feuille est qu'il est plus facile de déboguer et de refroidir la puce, mais elle apporte également de nombreux défis à l'alimentation avant-end.
Powervia a été introduit pour relever ces défis.En séparant les réseaux de transmission du signal et de l'alimentation et en construisant le réseau d'alimentation à l'arrière de la puce, PowerVia simplifie considérablement la structure de la puce et permet d'améliorer les performances de la puce.L'avantage direct de cette méthode d'alimentation arrière est qu'il détend non seulement les règles de conception de la couche métal, et résout ainsi le problème des données du problème du goulot d'étranglement d'interconnexion qui a tourmenté l'industrie pendant une décennie.
Bien sûr, la mise en œuvre de la technologie Powervia est également confrontée à ses propres défis.Étant donné que la couche de transistor est située à peu près au milieu de la puce plutôt qu'à la fin, les outils de débogage traditionnels ne peuvent pas accéder directement à la couche de transistor pour les tests.Maintenant, il y a environ 15 couches de lignes de signal entre la couche de transistor et la couche de dissipation de chaleur.Ce défi, bien que décourageant, n'est pas insurmontable.Intel a réussi à vérifier l'efficacité de ces processus de débogage en concevant des défauts contrôlables et en utilisant son propre outil de débogage Powervia.Dans le même temps, la technologie pour construire la couche d'alimentation à l'arrière de la puce est également sans précédent.Il augmente la complexité du processus de fabrication et la possibilité d'erreurs.Cependant, Intel a effectivement amélioré la stabilité et la fiabilité du processus de fabrication en utilisant des tranches de transporteur et une technologie TSV..
Enfin, Intel a confirmé le succès de Powervia Technology grâce à un code de code de test "Blue Sky Creek".Bien que Powervia présente des risques de mise en œuvre technique plus élevés, en le combinant avec le processus Intel 4 et en tirant parti de la technologie EUV, Intel a démontré les avantages significatifs de PowerVia dans l'amélioration de l'utilisation de l'unité, la réduction de la tension de la plate-forme et l'augmentation de l'efficacité des fréquences, tout en démontre également sa bonne dissipation de chaleur thermiquecaractéristiques.Cette série de résultats de tests prouve non seulement la faisabilité de la technologie Powervia, mais démontre également son énorme potentiel dans les futures progrès de la technologie des puces.