A tecnoloxía Powervia de Intel é unha innovación importante nos métodos tradicionais de alimentación de chip e espérase que se produza en masa no nodo de proceso Intel 20A na primeira metade de 2024. Esta tecnoloxía considérase unha importante continuación da lei de Moore.O seu proceso de desenvolvemento realízase independentemente de transistores Ribbonfet para garantir que Powervia poida usarse eficazmente na produción de chip de proceso Intel 20A e 18A.A través dunha extensa proba e depuración de Powervia nos nodos de proba interna, Intel confirmou o seu papel importante na mellora da eficiencia do chip.A taxa de utilización de unidades supera o 90%e pode promover significativamente a tecnoloxía de encollemento de transistores e axudar ás empresas de deseño de chips a mellorar os seus produtos.rendemento e eficiencia enerxética.
Intel cre que a tecnoloxía Powervia é outro fito despois de Finfet.Aínda que Ribbonfet pode non ter unha vantaxe absoluta sobre as tecnoloxías GAAFET competentes, o liderado de Powervia é claro.A industria non espera que o TSMC despregue unha tecnoloxía similar antes dos nodos N2P a finais de 2026 ou principios de 2027. Powervia está xuxtaposada con innovacións tecnolóxicas pasadas de Intel como o silicio tensado, portas metálicas de alto k e transistores finfet, reflectindo o liderado continuado de Intel innovación en Chip innovación en chip innovación de chip innovación de chip.
Cabe mencionar que o lanzamento dos nodos de proceso 20A e 18A de Intel non só servirá para o avance dos produtos propios de Intel, senón que tamén terá un profundo impacto en toda a industria de chip e os servizos de fundición de Intel.Isto marca a chegada oficial de Intel da era de Angstrom e abre un novo capítulo na tecnoloxía de chip.
A rede de subministración de enerxía posterior (BS-PDN), como unha das tecnoloxías básicas de Powervia, xurdiu tranquilamente na industria de fabricación de chip similar á tecnoloxía EUV e considérase a base para continuar a promover o desenvolvemento de nodos de proceso máis finos.Desde as primeiras etapas da fabricación de chip, a construción da rede de entrega de enerxía require un control preciso, a partir de gravar a capa inferior do transistor á fonte de alimentación na capa superior.Este proceso require o soporte de ferramentas de alta precisión como a EUV e a tecnoloxía de exposición múltiple.É esta construción complexa e precisa que fai que a fabricación de chip sexa un proceso caro e complicado, pero tamén é a clave para mellorar o rendemento e a eficiencia do chip.
Sobre esta base, a través da construción de múltiples capas metálicas, os electróns pódense transmitir efectivamente entre transistores para proporcionar a potencia e os sinais requiridos a varias partes do chip.Intel compara o proceso para facer pizza e, aínda que poida soar un pouco simplista, a metáfora describe vivamente a complexidade da fabricación de chip.A medida que avanza a tecnoloxía, os procesadores modernos de alto rendemento adoitan conter ata 10 a 20 capas metálicas e, unha vez fabricado o chip, o chip adoita ser envorcado para que as interfaces de potencia e datos estean na parte inferior do chip e os transistoresestán enriba..A vantaxe deste deseño de chip flip é que é máis fácil depurar e arrefriar o chip, pero tamén trae moitos retos á fonte de alimentación frontal.
Powervia introduciuse para resolver estes retos.Ao separar as redes de transmisión de sinal e enerxía e construír a rede de alimentación na parte traseira do chip, Powervia simplifica enormemente a estrutura do chip e permite mellorar o rendemento do chip.O beneficio directo deste método de subministración de enerxía posterior é que non só relaxa as regras de deseño da capa metálica e mellora o grao de liberdade de deseño, senón que tamén retarda o efecto Droop, mellora a eficiencia de transmisión de enerxía do chip, elimina a interferencia, e así resolve o problema dos datos, o problema do pescozo de botella de interconexión que asolou a industria durante unha década.
Por suposto, a implementación da tecnoloxía Powervia tamén afronta os seus propios retos.Dado que a capa de transistor está situada aproximadamente no medio do chip en vez de ao final, as ferramentas tradicionais de depuración non poden acceder directamente á capa de transistor para facer probas.Agora hai unhas 15 capas de liñas de sinal entre a capa de transistor e a capa de disipación de calor.Este reto, aínda que desalentador, non é insuperable.Intel verificou con éxito a eficacia destes procesos de depuración deseñando algúns defectos controlables e empregando a súa propia ferramenta de depuración de Powervia.Ao mesmo tempo, a tecnoloxía para construír a capa de enerxía na parte traseira do chip tamén é sen precedentes.Aumenta a complexidade do proceso de fabricación e a posibilidade de erros.Non obstante, Intel mellorou efectivamente a estabilidade e a fiabilidade do proceso de fabricación mediante o uso de obleas portadoras e a tecnoloxía TSV..
Finalmente, Intel confirmou o éxito da tecnoloxía Powervia a través dun código de chip de proba chamado "Blue Sky Creek".Aínda que Powervia ten maiores riscos de implementación técnica, combinándoo co proceso Intel 4 e aproveitando a tecnoloxía EUV, Intel demostrou as vantaxes significativas de Powervia na mellora da utilización de unidades, reducindo a tensión da plataforma e aumenta a eficiencia de frecuencia, mentres que tamén demostra a súa boa disipación de calor de calor,Características.Esta serie de resultados das probas non só demostra a viabilidade da tecnoloxía Powervia, senón que demostra o seu enorme potencial nos futuros avances da tecnoloxía de chip.