Intel's Powervia Technology adalah inovasi utama dalam metode catu daya chip tradisional dan diharapkan diproduksi secara massal pada simpul proses Intel 20A pada paruh pertama tahun 2024. Teknologi ini dianggap sebagai kelanjutan penting dari hukum Moore.Proses pengembangannya dilakukan secara independen dari transistor pita untuk memastikan bahwa Powervia dapat secara efektif digunakan dalam produksi chip proses Intel 20A dan 18A.Melalui pengujian yang luas dan debugging Powervia pada node uji internal, Intel telah mengkonfirmasi peran signifikannya dalam meningkatkan efisiensi chip.Tingkat pemanfaatan unit melebihi 90%, dan dapat secara signifikan mempromosikan teknologi penyusutan transistor dan membantu perusahaan desain chip meningkatkan produk mereka.Kinerja dan efisiensi energi.
Intel percaya bahwa teknologi Powervia adalah tonggak sejarah lain setelah Finfet.Sementara RibbonFet mungkin tidak memiliki keunggulan mutlak dibandingkan teknologi Gaafet yang bersaing, pimpinan Powervia jelas.Industri ini tidak mengharapkan TSMC untuk menggunakan teknologi yang serupa sebelum node N2P pada akhir 2026 atau awal 2027. Powervia disandingkan dengan inovasi teknologi Intel masa lalu seperti silikon tegang, gerbang logam k tinggi dan transistor Finfet, yang mencerminkan kepemimpinan Intel yang berkelanjutan dalam inovasi teknologi chip dan finfet yang berkelanjutan dalam inovasi Chip Intel dalam chip dalam inovasi chip dan finfet yang terus berlanjut di Intel dalam inovasi Chip dalam chip Chip-chip, dan transistor FINFET yang mencerminkan Intel's Leadership in Chip dalam inovasi chip CHIP tinggi dan transistor FINFET, yang mencerminkan Intel's Leaderships in Chip Technology in Innovation dan High-K Gate.
Perlu disebutkan bahwa peluncuran node proses 20A dan 18A Intel tidak hanya akan melayani kemajuan produk Intel sendiri, tetapi juga akan memiliki dampak mendalam pada seluruh industri chip dan layanan pengecoran Intel.Ini menandai kedatangan resmi Intel dari era Angstrom dan membuka bab baru dalam teknologi chip.
Jaringan catu daya belakang (BS-PDN), sebagai salah satu teknologi inti Powervia, telah dengan diam-diam muncul di industri manufaktur chip yang mirip dengan teknologi EUV, dan dianggap sebagai dasar untuk terus mempromosikan pengembangan node proses yang lebih baik.Dari tahap paling awal dari manufaktur chip, konstruksi jaringan pengiriman daya membutuhkan kontrol yang tepat, mulai dari etsa lapisan bawah transistor ke catu daya di lapisan atas.Proses ini membutuhkan dukungan alat presisi tinggi seperti EUV dan teknologi paparan berganda.Konstruksi yang kompleks dan tepat inilah yang membuat manufaktur chip menjadi proses yang mahal dan rumit, tetapi juga merupakan kunci untuk meningkatkan kinerja dan efisiensi chip.
Atas dasar ini, melalui konstruksi beberapa lapisan logam, elektron dapat secara efektif ditransmisikan antara transistor untuk memberikan daya dan sinyal yang diperlukan ke berbagai bagian chip.Intel menyamakan proses dengan membuat pizza, dan sementara itu mungkin terdengar agak sederhana, metafora dengan jelas menggambarkan kompleksitas manufaktur chip.Seiring kemajuan teknologi, prosesor kinerja tinggi modern sering mengandung sebanyak 10 hingga 20 lapisan logam, dan begitu chip diproduksi, chip sering dibalik sehingga daya dan antarmuka data berada di bagian bawah chip dan transistorberada di atas..Keuntungan dari desain flip-chip ini adalah lebih mudah untuk men-debug dan mendinginkan chip, tetapi juga membawa banyak tantangan pada catu daya ujung depan.
Powervia diperkenalkan untuk mengatasi tantangan ini.Dengan memisahkan jaringan transmisi sinyal dan daya dan membangun jaringan catu daya di bagian belakang chip, Powervia sangat menyederhanakan struktur chip dan memungkinkan untuk meningkatkan kinerja chip.Manfaat langsung dari metode catu daya belakang ini adalah tidak hanya melonggarkan aturan desain lapisan logam dan meningkatkan tingkat kebebasan desain, tetapi juga memperlambat efek IR Droop, meningkatkan efisiensi transmisi daya chip, menghilangkan gangguan, dan dengan demikian memecahkan masalah data masalah bottleneck interkoneksi yang telah mengganggu industri selama satu dekade.
Tentu saja, implementasi teknologi Powervia juga menghadapi tantangannya sendiri.Karena lapisan transistor terletak secara kasar di tengah chip daripada pada akhirnya, alat debugging tradisional tidak dapat secara langsung mengakses lapisan transistor untuk pengujian.Sekarang ada sekitar 15 lapisan garis sinyal antara lapisan transistor dan lapisan disipasi panas.Tantangan ini, meskipun menakutkan, tidak dapat diatasi.Intel berhasil memverifikasi efektivitas proses debugging ini dengan merancang beberapa cacat yang dapat dikendalikan dan menggunakan alat debugging Powervia sendiri.Pada saat yang sama, teknologi untuk membangun lapisan listrik di bagian belakang chip juga belum pernah terjadi sebelumnya.Ini meningkatkan kompleksitas proses pembuatan dan kemungkinan kesalahan.Namun, Intel telah secara efektif meningkatkan stabilitas dan keandalan proses pembuatan dengan menggunakan wafer operator dan teknologi TSV..
Akhirnya, Intel mengkonfirmasi keberhasilan teknologi Powervia melalui kode uji yang disebutkan "Blue Sky Creek."Meskipun Powervia memiliki risiko implementasi teknis yang lebih tinggi, dengan menggabungkannya dengan proses Intel 4 dan memanfaatkan teknologi EUV, Intel telah menunjukkan keunggulan yang signifikan dari Powervia dalam meningkatkan pemanfaatan unit, mengurangi tegangan platform, dan meningkatkan efisiensi frekuensi, sementara juga menunjukkan pembuangan panas yang baiknya yang baik.karakteristik.Serangkaian hasil tes ini tidak hanya membuktikan kelayakan teknologi Powervia, tetapi juga menunjukkan potensi besar dalam kemajuan teknologi chip di masa depan.