Технологијата на Intel Powervia е главна иновација во традиционалните методи за напојување со чипови и се очекува да биде масовно произведена на јазолот Intel 20A процеси во првата половина на 2024 година. Оваа технологија се смета за важно продолжување на законот на Мур.Неговиот процес на развој се врши независно од транзисторите со ленти за да се обезбеди дека Powervia може ефикасно да се користи во производството на чипови на Intel 20A и 18A.Преку широко тестирање и дебагирање на Powervia на внатрешни јазли за тестирање, Intel ја потврди својата значајна улога во подобрувањето на ефикасноста на чиповите.Стапката на искористување на единицата надминува 90%и може значително да ја промовира технологијата за намалување на транзисторот и да им помогне на компаниите за дизајн на чипови да ги подобрат своите производи.перформанси и енергетска ефикасност.
Интел верува дека технологијата на Powervia е уште една пресвртница по FinFet.Додека Ribbonfet можеби нема апсолутна предност во однос на конкурентските Gaafet Technologies, водството на Powervia е јасно.Индустријата не очекува TSMC да распореди слична технологија пред N2P јазли кон крајот на 2026 или почетокот на 2027 година. Powervia е измешана со минатите технолошки иновации на Intel, како што се затегнати силикон, High-K Metal Gates и FinFet Transistors, како одраз на континуираното лидерство на Intel во иновациите за технологија на чип.
Вреди да се спомене дека лансирањето на Intel на 20A и 18A процесни јазли не само што ќе му служи на напредокот на сопствените производи на Intel, туку ќе има и големо влијание врз целата индустрија за чипови и услугите за леење на Intel.Ова го означува официјалното пристигнување на Интел во ерата на Ангстром и отвора ново поглавје во технологијата Чип.
Мрежата за напојување на задната страна (BS-PDN), како една од основните технологии на Powervia, тивко се појави во индустријата за производство на чипови слична на технологијата EUV и се смета за основа за продолжување на промовирањето на пофините процесни јазли.Од најраните фази на производство на чипови, изградбата на мрежата за испорака на електрична енергија бара прецизна контрола, почнувајќи од гравирање на долниот слој на транзисторот до напојувањето на горниот слој.Овој процес бара поддршка на алатки со голема прецизност, како што се EUV и технологија за повеќекратна изложеност.Токму оваа комплексна и прецизна конструкција го прави производството на чипови скап и комплициран процес, но исто така е и клучот за подобрување на перформансите и ефикасноста на чипот.
Врз основа на ова, преку изградба на повеќе метални слоеви, електроните можат ефикасно да се пренесат помеѓу транзисторите за да се обезбеди потребната моќност и сигнали на различни делови на чипот.Интел го споредува процесот со правење пица, и иако може да звучи малку поедноставно, метафората живописно ја прикажува сложеноста на производството на чипови.Како што напредува технологијата, современите процесори со високи перформанси често содржат дури 10 до 20 метални слоеви, а откако ќе се произведе чипот, чипот често се превртува, така што интерфејсите на моќност и податоци се на дното на чипот и транзисторитесе на врвот..Предноста на овој дизајн на флип-чип е тоа што е полесно да се дебагира и лади чипот, но исто така носи многу предизвици на напојувањето со предната страна.
Powervia беше воведена за решавање на овие предизвици.Со одвојување на мрежите на сигнал и пренос на електрична енергија и градење на мрежата за напојување на задниот дел од чипот, Powervia во голема мерка ја поедноставува структурата на чипот и овозможува да се подобрат перформансите на чипови.Директната придобивка од овој метод на напојување во задниот дел е тоа што не само што ги релаксира правилата за дизајн на металниот слој и го подобрува степенот на слобода на дизајнот, туку и го забавува ефектот на IR Drop, ја подобрува ефикасноста на преносот на електрична енергија на чипот, ја елиминира мешањето, и на тој начин го решава проблемот со податоците, проблемот со тесните грла на интерконекција што ја мачи индустријата веќе една деценија.
Се разбира, имплементацијата на технологијата Powervia исто така се соочува со свои предизвици.Бидејќи слојот на транзистор се наоѓа приближно во средината на чипот, отколку на крајот, традиционалните алатки за дебагирање не можат директно да пристапат до слојот на транзистор за тестирање.Сега има околу 15 слоја на сигналните линии помеѓу слојот на транзистор и слојот за дисипација на топлина.Овој предизвик, иако е застрашувачки, не е несовладлив.Интел успешно ја потврди ефективноста на овие процеси на дебагирање со дизајнирање на некои контролирани дефекти и користејќи своја алатка за дебагирање на Powervia.Во исто време, технологијата за изградба на напорен слој на задниот дел од чипот е исто така невидена.Ја зголемува комплексноста на процесот на производство и можноста за грешки.Сепак, Intel ефикасно ја подобри стабилноста и сигурноста на процесот на производство со употреба на нафори на превозникот и TSV технологијата..
Конечно, Интел го потврди успехот на технологијата на Powervia преку тест чип-код со име „Blue Sky Creek“.Иако Powervia има повисоки ризици за техничка имплементација, со комбинирање на истиот со процесот Intel 4 и искористување на EUV технологијата, Intel ги демонстрираше значајните предности на PowerVIA во подобрувањето на употребата на единицата, намалувањето на напонот на платформата и зголемувањето на ефикасноста на фреквенцијата, додека исто така ја демонстрира својата добра дистрибуција на топлина на топлинаКарактеристики.Оваа серија на резултати од тестот не само што ја докажува изводливоста на технологијата Powervia, туку исто така го демонстрира својот огромен потенцијал во идните достигнувања на технологијата на чипови.