Технология Intel Powervia является основным инновацией в традиционных методах питания чипов и, как ожидается, будет производиться массой в процессе Intel 20A в первой половине 2024 года. Эта технология рассматривается как важное продолжение закона Мура.Его процесс разработки осуществляется независимо от транзисторов Ribbonfet, чтобы гарантировать, что Powervia может эффективно использовать в производстве чипов процессов Intel 20A и 18A.Благодаря обширному тестированию и отладке Powervia на внутренних испытательных узлах, Intel подтвердила свою значительную роль в повышении эффективности чипа.Уровень использования единиц превышает 90%, и он может значительно способствовать технологии усадки транзистора и помочь компаниям по проектированию чипов улучшить свою продукцию.производительность и энергоэффективность.
Intel считает, что Powervia Technology является еще одной вехой после Finfet.В то время как Ribbonfet может не иметь абсолютного преимущества по сравнению с конкурирующими технологиями Gaafet, лидерство Powervia ясно.Промышленность не ожидает, что TSMC будет развернуть аналогичную технологию перед узлами N2P в конце 2026 или начале 2027 года. Powervia сопоставлена с прошлыми технологическими инновациями Intel, такими как напряженные кремниевые, металлические ворота с высоким K и транзисторы Finfet, отражая постоянное лидерство Intel в инновациях в чип-технологиях.Полем
Стоит отметить, что запуск узлов процесса Intel 20A и 18A не только служит улучшению собственных продуктов Intel, но и окажет глубокое влияние на всю отрасль чипов и литейные услуги Intel.Это знаменует собой официальное прибытие Intel в эпоху Angstrom и открывает новую главу в области технологий чипов.
Сетевая сеть питания (BS-PDN), как одна из основных технологий PowerVia, тихо появилась в производственной отрасли чипов, аналогичной технологии EUV и рассматривается как основа для продолжения развития более тонких узлов процесса.С самых ранних этапов производства чипов строительство сети подачи электроэнергии требует точного управления, начиная с травления нижнего уровня транзистора до источника питания на верхнем уровне.Этот процесс требует поддержки инструментов с высокой устойчивой районом, таких как EUV и многочисленная технология экспозиции.Именно эта сложная и точная конструкция делает производство Chips дорогим и сложным процессом, но также является ключом к повышению производительности и эффективности чипа.
Исходя из этого, благодаря построению нескольких металлических слоев, электроны могут эффективно передаваться между транзисторами, чтобы обеспечить необходимую мощность и сигналы для различных частей чипа.Intel сравнивает процесс с приготовлением пиццы, и, хотя это может показаться немного упрощенным, метафора ярко отображает сложность производства чипов.По мере продвижения технологий современные высокопроизводительные процессоры часто содержат от 10 до 20 металлических слоев, и после изготовления чипа чип часто переворачивается так, чтобы интерфейсы мощности и данных находились на дне чипа и транзисторына вершине.ПолемПреимущество этого дизайна флип-чипа состоит в том, что его легче отлаживать и охладить чип, но он также приносит много проблем для фронтального источника питания.
Powervia была введена для решения этих проблем.Разделяя сети передачи сигнала и электроэнергии и создавая сеть питания на задней части чипа, Powervia значительно упрощает структуру чипа и позволяет улучшить производительность чипа.Прямая выгода от этого метода питания на заднем плане заключается в том, что он не только ослабляет правила проектирования металлического слоя и улучшает степень свободы конструкции, но и замедляет эффект IR Droop, повышает эффективность передачи мощности чипа, устраняет интерференциюи, таким образом, решает проблему данных. Проблема с узким местом в взаимосвязи, которая преследует отрасль в течение десятилетия.
Конечно, реализация технологии Powervia также сталкивается с собственными проблемами.Поскольку транзисторный слой расположен примерно в середине чипа, а не в конце, традиционные инструменты отладки не могут напрямую доступ к уровню транзистора для тестирования.Теперь между уровнем транзистора и слоем рассеивания тепла насчитывается около 15 слоев сигнальных линий.Эта задача, хотя и пугающая, не является непреодолимой.Intel успешно проверила эффективность этих процессов отладки, разработав некоторые контролируемые дефекты и используя свой собственный инструмент отладки Powervia.В то же время технология построения мощного уровня на задней части чипа также беспрецедентна.Это увеличивает сложность производственного процесса и возможность ошибок.Тем не менее, Intel эффективно улучшила стабильность и надежность производственного процесса, используя перевозчики и технологию TSV.Полем
Наконец, Intel подтвердила успех технологии Powervia с помощью тестового чипа кодового кода "Blue Sky Creek".Несмотря на то, что Powervia имеет более высокие риски технической реализации, путем объединения его с процессом Intel 4 и использованием технологии EUV, Intel продемонстрировала значительные преимущества PowerVia в улучшении использования единиц, снижении напряжения платформы и повышении частоты, а также демонстрирует его хорошую рассеяние тепла, и повышает эффективность частоты, а также демонстрирует его хорошую рассеяние тепла, снижение напряжения платформы и повышение частоты.характеристики.Эта серия результатов теста не только доказывает осуществимость технологии Powervia, но и демонстрирует его огромный потенциал в будущих достижениях технологий чипов.