英特爾的Powervia Technology是傳統芯片電源方法的主要創新，預計將在2024年上半年在英特爾20A工藝節點上進行大規模生產。該技術被認為是摩爾定律的重要延續。它的開發過程是獨立於色帶晶體管進行的，以確保Powervia可以在Intel 20A和18A工藝芯片生產中有效使用。通過大量測試和對內部測試節點上的Powervia調試，英特爾確認了其在提高芯片效率方面的重要作用。單位利用率超過90％，它可以大大促進晶體管收縮技術，並幫助芯片設計公司改善其產品。性能和能源效率。
英特爾認為，Powervia技術是FinFET之後的另一個里程碑。雖然功能區與競爭性GAAFET技術可能沒有絕對的優勢，但Powervia的鉛很明顯。該行業不希望TSMC在2026年末或2027年初在N2P節點之前部署類似的技術。PowerVia與英特爾過去的技術創新（如緊張的矽，高K金屬GATES和FINFET晶體管）並列，反映了Intel在Chip技術創新中的持續領導力。
值得一提的是，Intel的20A和18A流程節點的推出不僅將為Intel自己的產品的發展服務，而且還將對整個芯片行業和英特爾的Foundry Services產生深遠的影響。這標誌著英特爾對埃斯特羅姆時代的官方到來，並打開了芯片技術的新篇章。
作為Powervia的核心技術之一，背面電源網絡（BS-PDN）與EUV技術相似，在芯片製造業中悄悄地出現了，並被認為是繼續促進較優質流程節點的發展的基礎。從芯片製造的最早階段開始，電力輸送網絡的構建需要精確的控制，從將晶體管的底層蝕刻到頂層的電源開始。此過程需要支持高精度工具，例如EUV和多重曝光技術。正是這種複雜而精確的結構使芯片製造成為一個昂貴且複雜的過程，但這也是提高芯片性能和效率的關鍵。
在此基礎上，通過構建多個金屬層，可以在晶體管之間有效傳輸電子，以向芯片的各個部分提供所需的功率和信號。英特爾比作製作披薩的過程，雖然聽起來有些簡單，但隱喻生動地描繪了芯片製造的複雜性。隨著技術的進步，現代高性能處理器通常包含多達10至20個金屬層，一旦製造芯片，芯片通常會翻轉過來，以便功率和數據接口在芯片的底部和晶體管上頂部。。這種翻轉芯片設計的優點是，調試和冷卻芯片更容易，但它也帶來了前端電源的許多挑戰。
引入了Powervia來應對這些挑戰。通過將信號和電力傳輸網絡分開並在芯片背面構建電源網絡，PowerVia極大地簡化了芯片的結構，並可以提高芯片性能。這種背面電源方法的直接好處是，它不僅放鬆了金屬層的設計規則並提高了設計自由的程度，而且還會減慢ir drop效應，提高芯片的電力傳輸效率，從而消除乾擾，因此解決了數據問題的數據問題，該問題困擾了該行業十年。
當然，Powervia技術的實施也面臨著自己的挑戰。由於晶體管層大致位於芯片的中間而不是末端，因此傳統的調試工具無法直接訪問晶體管層進行測試。現在，晶體管層和散熱層之間約有15層信號線。這項挑戰雖然令人生畏，但並不是無法克服的。英特爾通過設計一些可控的缺陷並使用自己的PowerVia調試工具來成功驗證了這些調試過程的有效性。同時，在芯片背面構建功率層的技術也是前所未有的。它增加了製造過程的複雜性和錯誤的可能性。但是，英特爾通過使用載體和TSV技術有效地提高了製造過程的穩定性和可靠性。。
最後，英特爾通過測試芯片代碼為“藍天溪”證實了Powervia技術的成功。儘管Powervia具有更高的技術實施風險，但通過將其與Intel 4流程結合併利用EUV技術，Intel證明了Powervia在改善單位利用率，降低平台電壓和頻率效率上的顯著優勢，同時也證明了其良好的熱量消耗量。特徵。這一系列的測試結果不僅證明了Powervia技術的可行性，而且還證明了其在未來的芯片技術進步中的巨大潛力。