Intel se PowerVia-tegnologie is 'n belangrike innovasie in tradisionele chip-kragvoorsieningsmetodes en sal na verwagting in die eerste helfte van 2024 op die Intel 20A-prosesnode geproduseer word. Hierdie tegnologie word beskou as 'n belangrike voortsetting van Moore se wet.Die ontwikkelingsproses word onafhanklik van libbonfet -transistors uitgevoer om te verseker dat PowerVIA effektief in Intel 20A en 18A -prosesskyfproduksie gebruik kan word.Deur uitgebreide toetsing en ontfouting van PowerVIA op interne toetsknope, het Intel die belangrike rol daarvan in die verbetering van die doeltreffendheid van die chip bevestig.Die eenheidsbenuttingskoers is meer as 90%, en dit kan die krimpingstegnologie van die transistor aansienlik bevorder en help om ondernemings van Chip -ontwerp hul produkte te verbeter.Prestasie en energie -doeltreffendheid.
Intel is van mening dat PowerVia -tegnologie na FinFET nog 'n mylpaal is.Alhoewel lintfet miskien nie 'n absolute voordeel bo mededingende GAAFET -tegnologie het nie, is PowerVia se voorsprong duidelik.Die bedryf verwag nie dat TSMC soortgelyke tegnologie sal ontplooi voordat N2P-nodusse aan die einde van 2026 of vroeg 2027 nie. Powervia word geplaas met Intel se vorige tegnologiese innovasies soos gespanne silikon, hoë-K-metaalhekke en FINFET-transistors, wat die voortgesette leierskap van Intel in CHIP-tegnologie weerspieël.
Dit is opmerklik dat die bekendstelling van Intel se 20A- en 18A -prosesnodes nie net die bevordering van Intel se eie produkte sal dien nie, maar ook 'n diepgaande impak op die hele chipbedryf en Intel se gieterienste sal hê.Dit is die amptelike aankoms van die Angstrom -era van Intel en open 'n nuwe hoofstuk in Chip Technology.
Backside Power Supply Network (BS-PDN), as een van die kerntegnologieë van PowerVIA, het stilweg in die vervaardigingsbedryf van die skyfies na vore gekom, soortgelyk aan EUV-tegnologie, en word beskou as die basis om voort te gaan om die ontwikkeling van fyner prosesnodusse te bevorder.Vanaf die vroegste stadiums van chipvervaardiging, benodig die konstruksie van die kragafleweringsnetwerk presiese beheer, vanaf die ets van die onderste laag van die transistor tot die kragbron op die boonste laag.Hierdie proses vereis die ondersteuning van instrumente met 'n hoë presisie soos EUV en veelvuldige blootstellingstegnologie.Dit is hierdie ingewikkelde en presiese konstruksie wat die vervaardiging van skyfies 'n duur en ingewikkelde proses maak, maar dit is ook die sleutel tot die verbetering van die werkverrigting en doeltreffendheid van die chip.
Op grond hiervan kan elektrone deur die konstruksie van veelvuldige metaallae effektief tussen transistors oorgedra word om die vereiste krag en seine aan verskillende dele van die chip te gee.Intel vergelyk die proses met die maak van pizza, en hoewel dit 'n bietjie simplisties klink, beeld die metafoor die kompleksiteit van chipvervaardiging helder uit.Namate die tegnologie vorder, bevat moderne hoëprestasieverwerkers dikwels soveel as 10 tot 20 metaallae, en sodra die chip vervaardig word, word die chip dikwels omgeslaan sodat die krag- en datakoppelvlakke aan die onderkant van die chip en die transistors isis bo -op..Die voordeel van hierdie flip-chip-ontwerp is dat dit makliker is om die chip te ontfout en af te koel, maar dit bring ook baie uitdagings vir die voorste kragbron.
Powervia is bekendgestel om hierdie uitdagings die hoof te bied.Deur die sein- en kragtransmissienetwerke te skei en die kragbronnetwerk aan die agterkant van die chip te bou, vergemaklik PowerVIA die struktuur van die chip baie en maak dit moontlik om die chipprestasie te verbeter.Die direkte voordeel van hierdie agterste kragbronmetode is dat dit nie net die ontwerpreëls van die metaallaag verslap nie en die mate van ontwerpvryheid verbeter, maar ook die IR -druppeleffek vertraag, die kragtransmissie -doeltreffendheid van die chip verbeter, die inmenging uitskakel, en sodoende die probleem van die data op te los, die knelpuntprobleem wat die bedryf al 'n dekade geteister het.
Die implementering van PowerVia -tegnologie staan natuurlik ook in die gesig staar sy eie uitdagings.Aangesien die transistorlaag grofweg in die middel van die chip eerder as aan die einde geleë is, kan tradisionele ontfoutingsinstrumente nie direk toegang tot die transistorlaag hê om te toets nie.Daar is nou ongeveer 15 lae seinlyne tussen die transistorlaag en die hittedissipasielaag.Hierdie uitdaging, hoewel dit afskrikwekkend is, is nie onoorkomelik nie.Intel het die doeltreffendheid van hierdie ontfoutingsprosesse suksesvol geverifieer deur 'n paar beheerbare defekte te ontwerp en sy eie PowerVIA -ontfoutingsinstrument te gebruik.Terselfdertyd is die tegnologie om die kraglaag aan die agterkant van die chip te bou ook ongekend.Dit verhoog die kompleksiteit van die vervaardigingsproses en die moontlikheid van foute.Intel het egter die stabiliteit en betroubaarheid van die vervaardigingsproses effektief verbeter deur gebruik te maak van draerwafers en TSV -tegnologie..
Uiteindelik het Intel die sukses van PowerVia-tegnologie bevestig deur middel van 'n toetsskyfkode met die naam "Blue Sky Creek."Alhoewel PowerVIA hoër tegniese implementeringsrisiko's het, deur dit met die Intel 4 -proses te kombineer en EUV -tegnologie te benut, het Intel die beduidende voordele van PowerVIA getoon in die verbetering van die gebruik van eenhede, die vermindering van die platformspanning en die verhogingEienskappe.Hierdie reeks toetsresultate bewys nie net die uitvoerbaarheid van PowerVia -tegnologie nie, maar toon ook die groot potensiaal daarvan in die toekomstige vordering van die chip -tegnologie.