ในสาขาวิศวกรรมอิเล็กทรอนิกส์ในปัจจุบันการปรับปรุงการรวมชิปอย่างต่อเนื่องทำให้เป็นเรื่องปกติในการรวมระบบความถี่วิทยุอย่างน้อยหนึ่งระบบบนชิปเล็ก ๆความก้าวหน้าทางเทคโนโลยีนี้ได้นำมาซึ่งนวัตกรรมทางสถาปัตยกรรมโดยเฉพาะอย่างยิ่งการยอมรับอย่างกว้างขวางของสถาปัตยกรรม zero-if และ liw-ifสถาปัตยกรรมเหล่านี้ได้รับการสนับสนุนเพื่อความเรียบง่ายของพวกเขาและการขจัดความต้องการตัวกรองภายนอกของตัวรับสัญญาณ superheterodyneอย่างไรก็ตามแม้ว่าส่วน RF จะง่ายขึ้น แต่การสอบเทียบของส่วนการประมวลผลดิจิตอลนั้นซับซ้อนและสำคัญมากขึ้นสิ่งนี้นำไปสู่คำถามหลัก: คุณลักษณะที่ไม่เหมาะสมในอุปกรณ์จริงมีผลต่อประสิทธิภาพของระบบ RF อย่างไร
สิ่งแรกที่เราต้องมุ่งเน้นคือเสียงรบกวนจากความร้อนและเสียงสั่นไหวอุปกรณ์อิเล็กทรอนิกส์จริงใด ๆ จะสร้างเสียงรบกวนแบบสุ่มเนื่องจากการเคลื่อนที่แบบสุ่มของอิเล็กตรอนนั่นคือเสียงรบกวนจากความร้อนตัวอย่างเช่นตัวต้านทานแบบพาสซีฟ R ที่อุณหภูมิ t k จะสร้างแรงดันไฟฟ้าเสียงหากโหลดของตัวต้านทานนี้ได้รับการพิจารณาว่าเท่ากับตัวเองอินพุตพลังงานเสียงรบกวนไปยังโหลดมักจะแสดงเป็น KTBหากไม่คำนึงถึงแบนด์วิดท์ของระบบหากอุณหภูมิ T คือ 290K พลังเสียงจะเป็นที่รู้จักกันดี -174DBM/Hzในเวลาเดียวกันเสียงรบกวน (เสียงรบกวน 1/f) ในอุปกรณ์ที่ใช้งานไม่สามารถละเว้นได้เนื่องจากตั้งอยู่ใกล้กับ Direct Current (DC) ผลกระทบต่อสถาปัตยกรรม zero-if นั้นมีความสำคัญอย่างยิ่งและผลกระทบต่อสถาปัตยกรรมที่มีค่าต่ำนั้นน้อยกว่าเล็กน้อย
การพิจารณาครั้งต่อไปคือเสียงเฟสของออสซิลเลเตอร์ท้องถิ่น (LO)เอาท์พุทออสซิลเลเตอร์ภายใต้เงื่อนไขในอุดมคติสามารถแสดงได้ด้วยฟังก์ชั่นเดลต้าในโดเมนความถี่ แต่ในสถานการณ์จริงเสียงเฟสมักจะทำให้กระโปรงในสเปกตรัมสัญญาณเอาต์พุตผลกระทบของเสียงรบกวนเฟสนี้ต่อตัวรับส่งสัญญาณส่วนใหญ่จะปรากฏในสองด้าน: ประการแรกการเพิ่มขึ้นของเสียงรบกวนในวงดนตรีที่เกิดจากการคูณของแถบเสียงรบกวนเฟสออสซิลเลเตอร์ท้องถิ่นและสัญญาณ;ประการที่สองเสียงรบกวนในแบนด์ที่เกิดจากการผสมของสัญญาณรบกวนและสัญญาณรบกวนเฟสออสซิลเลเตอร์ท้องถิ่นเสียงเพิ่มขึ้นหรือที่เรียกว่าการผสมซึ่งกันและกัน
นอกจากนี้การสุ่มตัวอย่าง Jitter ยังเป็นปัจจัยสำคัญเช่นกันตัวแปลงแบบอะนาล็อกเป็นดิจิตอล (ADCs) และตัวแปลงดิจิตอลเป็นอะนาล็อก (DACs) สร้างขอบเขตระหว่างอะนาล็อกและดิจิตอลในเครื่องรับส่งสัญญาณในกระบวนการแปลงระหว่างรูปแบบสัญญาณทั้งสองนี้จำเป็นต้องใช้นาฬิกาตัวอย่างซึ่งเป็นสัญญาณการแกว่งเป็นหลักเนื่องจากสัญญาณการแกว่งที่เกิดขึ้นจริงจะทำให้เกิดเสียงรบกวนเฟสซึ่งปรากฏเป็นกระวนกระวายใจในโดเมนเวลานำไปสู่ข้อผิดพลาดในการสุ่มตัวอย่างและสร้างเสียงรบกวนเพิ่มเติม
สิ่งต่อไปที่ควรดูคือการชดเชยความถี่ของผู้ให้บริการ (CFO) และการชดเชยความถี่การสุ่มตัวอย่าง (SFO)ในระบบการสื่อสารความถี่ของผู้ให้บริการมักจะถูกสร้างขึ้นโดยลูปที่ล็อคเฟสอย่างไรก็ตามเนื่องจากความแตกต่างเล็กน้อยในความถี่พาหะของตัวส่งสัญญาณ (TX) และตัวรับสัญญาณ (Rx) ความถี่หลังจากการแปลงตัวรับสัญญาณจะมีข้อผิดพลาดความถี่ตกค้างนั่นคือการชดเชยความถี่ของพาหะ (CFO)ในเวลาเดียวกันอาจมีความแตกต่างในความถี่การสุ่มตัวอย่างของ ADC และ DAC ซึ่งเรียกว่าการสุ่มตัวอย่างความถี่ชดเชย (SFO) ซึ่งจะมีผลกระทบต่อประสิทธิภาพของระบบ
เมื่อพิจารณาถึงประสิทธิภาพของระบบ RF เราจะต้องตระหนักถึงเสียงรบกวนเชิงปริมาณและการตัดทอน DACs และ ADCsเมื่อทำการแปลงแบบอะนาล็อกเป็นดิจิตอลอุปกรณ์เหล่านี้จะสร้างเสียงรบกวนเชิงปริมาณซึ่งจะสร้างอัตราส่วนสัญญาณต่อสัญญาณรบกวนที่ จำกัด (SNR)ดังนั้นเมื่อออกแบบตัวรับสัญญาณจึงจำเป็นต้องให้ผลประโยชน์เพียงพอในส่วนหน้าของ ADC เพื่อให้แน่ใจว่าระดับเสียงรบกวนของ ADC นั้นมีขนาดเล็กพอที่จะถูกละเว้นเมื่อเทียบกับระดับเสียงรบกวนจากความร้อนอินพุต (สร้างขึ้นโดยด้านหน้า-ด้านหน้า-สิ้นสุดวงจร)เอฟเฟกต์การตัดทอนของ ADC จะ จำกัด อัตราส่วนพลังงานสูงสุดต่อค่าเฉลี่ย (PAPR) ของสัญญาณซึ่งจะทำให้ SNR ของสัญญาณแย่ลง
ในที่สุดก็มีความไม่สมดุลแบบสี่เหลี่ยมจัตุรัสและอุปกรณ์ไม่เชิงเส้นที่ต้องพิจารณาในระหว่างกระบวนการ upconversion หรือ downconversion ตัวผสมสี่เหลี่ยมจัตุรัสที่ใช้อาจได้รับความไม่ตรงกันและเฟสไม่ตรงกันบนเส้นทาง I และ Q ซึ่งจะส่งผลกระทบต่อ SNR ของสัญญาณหรือสร้างเสียงรบกวนนอกวงความไม่เชิงเส้นของอุปกรณ์โดยเฉพาะอย่างยิ่งความไม่เชิงเส้นของเครื่องรับส่วนใหญ่มีหน้าที่รับผิดชอบในการจัดการสัญญาณรบกวนสัญญาณขนาดใหญ่ซึ่งเป็นสิ่งที่เรามักจะเรียกว่าภูมิคุ้มกันแบบ intermodulationปัจจัยเหล่านี้ร่วมกันกำหนดประสิทธิภาพของระบบ RF และเป็นสิ่งสำคัญสำหรับวิศวกรอิเล็กทรอนิกส์ที่จะเข้าใจและควบคุมปัจจัยเหล่านี้เพื่อทำการตัดสินใจที่เหมาะสมเมื่อออกแบบและเพิ่มประสิทธิภาพระบบ RF