La tecnologia Powervia di Intel è una grande innovazione nei tradizionali metodi di alimentazione del chip e dovrebbe essere prodotta in serie sul nodo del processo Intel 20A nella prima metà del 2024. Questa tecnologia è considerata un'importante continuazione della legge di Moore.Il suo processo di sviluppo viene effettuato indipendentemente dai transistor RibbonFet per garantire che Powervia possa essere effettivamente utilizzata nella produzione di chip del processo Intel 20A e 18A.Attraverso estesi test e debug di Powervia sui nodi di test interni, Intel ha confermato il suo ruolo significativo nel migliorare l'efficienza del chip.Il tasso di utilizzo dell'unità supera il 90%e può promuovere significativamente la tecnologia di restringimento dei transistor e aiutare le aziende di progettazione di chip a migliorare i propri prodotti.prestazioni ed efficienza energetica.
Intel crede che la tecnologia Powervia sia un'altra pietra miliare dopo FinFet.Mentre RibbonFet potrebbe non avere un vantaggio assoluto rispetto alle tecnologie Gafet in competizione, il vantaggio di Powervia è chiaro.L'industria non prevede che TSMC distribuisca tecnologie simili prima dei nodi N2P alla fine del 2026 o all'inizio del 2027. Powervia è giustapposta alle innovazioni tecnologiche passate di Intel come silicio a tesi, porte metalliche High-K.
Vale la pena ricordare che il lancio dei nodi del processo 20A e 18A di Intel non solo servirà il progresso dei prodotti Intel, ma avrà anche un profondo impatto sull'intero settore dei chip e sui servizi di fonderia di Intel.Questo segna l'arrivo ufficiale di Intel dell'era Angstrom e apre un nuovo capitolo della tecnologia CHIP.
Backside Power Supply Network (BS-PDN), in quanto una delle tecnologie di base di Powervia, è emersa tranquillamente nel settore manifatturiero dei chip simile alla tecnologia EUV ed è considerata la base per continuare a promuovere lo sviluppo di nodi di processo più fini.Dalle prime fasi della produzione di chip, la costruzione della rete di erogazione dell'energia richiede un controllo preciso, a partire dall'attacco dello strato inferiore del transistor all'alimentazione sullo strato superiore.Questo processo richiede il supporto di strumenti ad alta precisione come EUV e tecnologia di esposizione multipla.È questa costruzione complessa e precisa che rende la produzione di chip un processo costoso e complicato, ma è anche la chiave per migliorare le prestazioni e l'efficienza del chip.
Su questa base, attraverso la costruzione di più strati di metallo, gli elettroni possono essere effettivamente trasmessi tra transistor per fornire la potenza e i segnali richiesti a varie parti del chip.Intel paragona il processo a fare la pizza e, sebbene possa sembrare un po 'semplicistico, la metafora raffigura vividamente la complessità della produzione di chip.Con l'avanzare della tecnologia, i moderni processori ad alte prestazioni contengono spesso fino a 10-20 strati metallici e, una volta prodotto il chip, il chip viene spesso capovolto in modo che le interfacce di potenza e dati siano sul fondo del chip e dei transistorsono in cima..Il vantaggio di questo design a flip-chip è che è più facile debug e raffreddare il chip, ma porta anche molte sfide all'alimentazione front-end.
Powervia è stato introdotto per affrontare queste sfide.Separando le reti di trasmissione del segnale e di potenza e costruendo la rete di alimentazione sul retro del chip, Powervia semplifica notevolmente la struttura del chip e consente di migliorare le prestazioni del chip.Il vantaggio diretto di questo metodo di alimentazione sul retro è che non solo rilassa le regole di progettazione dello strato metallico e migliora il grado di libertà di progettazione, ma rallenta anche l'effetto IR Droop, migliora l'efficienza della trasmissione di potenza del chip, elimina le interferenze, e quindi risolve il problema dei dati il problema del collo di bottiglia di interconnessione che ha afflitto l'industria per un decennio.
Naturalmente, l'implementazione della tecnologia Powervia deve anche affrontare le proprie sfide.Poiché lo strato di transistor si trova all'incirca nel mezzo del chip anziché alla fine, gli strumenti di debug tradizionali non possono accedere direttamente allo strato di transistor per i test.Ora ci sono circa 15 strati di linee di segnale tra lo strato di transistor e lo strato di dissipazione del calore.Questa sfida, sebbene scoraggiante, non è insormontabile.Intel ha verificato con successo l'efficacia di questi processi di debug progettando alcuni difetti controllabili e utilizzando il proprio strumento di debug Powervia.Allo stesso tempo, anche la tecnologia per costruire il livello di potenza sul retro del chip non ha precedenti.Aumenta la complessità del processo di produzione e la possibilità di errori.Tuttavia, Intel ha effettivamente migliorato la stabilità e l'affidabilità del processo di produzione utilizzando WAFERS WAFERS e TSV..
Infine, Intel ha confermato il successo della tecnologia Powervia attraverso un "Blue Sky Creek", nominato in codice Test.Sebbene Powervia abbia rischi di implementazione tecnica più elevati, combinandolo con il processo Intel 4 e sfruttando la tecnologia EUV, Intel ha dimostrato i vantaggi significativi di Powervia nel migliorare l'utilizzo dell'unità, riducendo la tensione della piattaforma e aumentando l'efficienza della frequenza, mentre dimostra anche la sua buona dissipazione del calorecaratteristiche.Questa serie di risultati dei test non solo dimostra la fattibilità della tecnologia Powervia, ma dimostra anche il suo enorme potenziale nei futuri progressi della tecnologia CHIP.