인텔의 Powervia 기술은 전통적인 칩 전원 공급 장치 방법의 주요 혁신이며 2024 년 상반기 인텔 20A 프로세스 노드에서 대량 생산 될 것으로 예상됩니다.이 기술은 무어 법칙의 중요한 연속으로 간주됩니다.개발 프로세스는 Ribbonfet 트랜지스터와 독립적으로 수행되어 Powervia가 Intel 20A 및 18A 공정 칩 생산에서 효과적으로 사용될 수 있도록합니다.인텔은 내부 테스트 노드에서 Powervia의 광범위한 테스트 및 디버깅을 통해 칩 효율을 향상시키는 데 중요한 역할을 확인했습니다.장치 활용률은 90%를 초과하며 트랜지스터 수축 기술을 크게 촉진하고 칩 설계 회사가 제품을 개선하는 데 도움이 될 수 있습니다.성능 및 에너지 효율.
인텔은 Powervia 기술이 Finfet 이후의 또 다른 이정표라고 생각합니다.Ribbonfet은 경쟁하는 GAAFET 기술에 비해 절대적인 이점이 없지만 Powervia의 리드는 분명합니다.업계는 2026 년 후반 또는 2027 년 초 N2P 노드 전에 TSMC가 유사한 기술을 배포 할 것으로 예상하지 않습니다. Powervia는 인텔의 칩 기술 혁신에서 인텔의 지속적인 리더십을 반영하여 긴장된 실리콘, 고고한 금속 게이트 및 핀 피트 트랜지스터와 같은 인텔의 과거의 기술 혁신과 병치되어 있습니다..
인텔의 20A 및 18A 프로세스 노드의 출시는 인텔 자체 제품의 발전에 도움이 될뿐만 아니라 전체 칩 산업과 인텔의 파운드리 서비스에 중대한 영향을 미칠 것임을 언급 할 가치가 있습니다.이것은 인텔의 공식 앙스트롬 시대 도착을 표시하고 칩 기술의 새로운 장을 열어줍니다.
Powervia의 핵심 기술 중 하나 인 BS-PDN (Backside Power Supply Network)은 EUV 기술과 유사한 칩 제조 산업에서 조용히 등장했으며, 더 미세한 프로세스 노드의 개발을 지속적으로 홍보하기위한 기초로 간주됩니다.칩 제조의 초기 단계에서 전원 전달 네트워크의 건설은 트랜지스터의 하단 레이어를 상단 레이어의 전원 공급 장치로 에칭하는 것부터 시작하여 정확한 제어가 필요합니다.이 프로세스에는 EUV 및 다중 노출 기술과 같은 고정밀 도구의 지원이 필요합니다.칩 제조를 비싸고 복잡한 프로세스로 만드는 것은 복잡하고 정확한 구조이지만 칩 성능과 효율성을 향상시키는 열쇠이기도합니다.
이를 바탕으로, 다중 금속 층의 구성을 통해 전자는 트랜지스터 사이에 효과적으로 전송되어 칩의 다양한 부분에 필요한 전력 및 신호를 제공 할 수 있습니다.인텔은 피자를 만드는 과정을 비유하고, 약간 단순하게 들릴 수 있지만 은유는 칩 제조의 복잡성을 생생하게 묘사합니다.기술이 발전함에 따라 최신 고성능 프로세서는 종종 10 ~ 20 개의 금속 층을 포함하며 칩이 제조되면 칩이 종종 뒤집어져 전원 및 데이터 인터페이스가 칩과 트랜지스터의 바닥에 있습니다.위에 있습니다..이 플립 칩 디자인의 장점은 칩을 디버깅하고 냉각시키는 것이 더 쉽지만 프론트 엔드 전원 공급 장치에 많은 도전을 가져옵니다.
이러한 과제를 해결하기 위해 Powervia가 소개되었습니다.PowerVia는 신호 및 전원 전송 네트워크를 분리하고 칩 뒷면에 전원 공급 장치 네트워크를 구축함으로써 칩의 구조를 크게 단순화하고 칩 성능을 향상시킬 수있게합니다.이 뒷면 전원 공급 장치 방법의 직접적인 이점은 금속 레이어의 설계 규칙을 완화하고 설계 자유의 정도를 향상시킬뿐만 아니라 IR 처프 효과를 늦추고 칩의 전력 전송 효율을 향상시키고 간섭을 제거한다는 것입니다.따라서 데이터의 문제를 해결하여 10 년 동안 업계를 괴롭힌 상호 연결 병목 현상 문제를 해결합니다.
물론 Powervia 기술의 구현은 자체의 과제에 직면 해 있습니다.트랜지스터 레이어는 끝이 아닌 칩의 중간에 위치하므로 기존 디버깅 도구는 테스트를 위해 트랜지스터 레이어에 직접 액세스 할 수 없습니다.이제 트랜지스터 층과 열 소산층 사이에 약 15 개의 신호 라인이 있습니다.이 도전은 어려운 일이지만 극복 할 수 없습니다.Intel은 제어 가능한 결함을 설계하고 자체 PowerVia 디버깅 도구를 사용하여 이러한 디버깅 프로세스의 효과를 성공적으로 확인했습니다.동시에 칩 뒷면에 전력 계층을 구축하는 기술도 전례가 없습니다.그것은 제조 공정의 복잡성과 오류 가능성을 증가시킵니다.그러나 인텔은 캐리어 웨이퍼 및 TSV 기술을 사용하여 제조 공정의 안정성과 신뢰성을 효과적으로 개선했습니다..
마지막으로 인텔은 테스트 칩 코드 이름 "Blue Sky Creek"을 통해 Powervia 기술의 성공을 확인했습니다.Powervia는 기술 구현 위험이 높지만 Intel 4 프로세스와 EUV 기술을 활용하여 더 높은 기술 구현 위험을 보유하고 있지만 Intel은 장치 활용 개선, 플랫폼 전압 감소 및 주파수 효율 증가에있어 Powervia의 중요한 이점을 보여 주었으며, 또한 열 손산제가 우수합니다.형질.이 일련의 테스트 결과는 Powervia 기술의 타당성을 증명할뿐만 아니라 미래의 칩 기술 발전에서 큰 잠재력을 보여줍니다.