IntelのPowerViaテクノロジーは、従来のチップ電源法の主要な革新であり、2024年上半期にIntel 20Aプロセスノードで大量生産されると予想されています。この技術は、ムーアの法律の重要な継続と見なされています。その開発プロセスは、Ribbonfetトランジスタとは独立して実行され、PowerviaがIntel 20Aおよび18Aプロセスチップの生産で効果的に使用できるようにします。内部テストノードでのPowerViaの広範なテストとデバッグを通じて、Intelはチップ効率の向上における重要な役割を確認しました。ユニットの利用率は90％を超えており、トランジスタ収縮技術を大幅に促進し、チップ設計会社が製品を改善するのに役立ちます。パフォーマンスとエネルギー効率。
Intelは、Powervia TechnologyがFinfetの後のもう1つのマイルストーンであると考えています。リボンフェットは、競合するガーフェットテクノロジーよりも絶対的な利点がないかもしれませんが、Powerviaのリードは明らかです。業界は、2026年後半または2027年初頭にN2Pノードの前にTSMCが同様の技術を展開することを期待していません。Powerviaは、Intelの緊張シリコン、High-K Metal Gates、Finfetトランジスタなどの過去の技術革新と並置されています。。
Intelの20Aおよび18Aプロセスノードの発売は、Intel自身の製品の進歩に役立つだけでなく、チップ業界全体とIntelのFoundryサービスに大きな影響を与えることに言及する価値があります。これは、インテルがアングストローム時代の公式に到着し、チップテクノロジーの新しい章を開きます。
Powerviaのコアテクノロジーの1つとして、バックサイドパワー供給ネットワーク（BS-PDN）は、EUVテクノロジーと同様のチップ製造業界で静かに出現しており、より細かいプロセスノードの開発を促進し続ける基礎と見なされています。チップ製造の初期の段階から、電力供給ネットワークの構築には、トランジスタの最下層を上部層の電源までエッチングすることから、正確な制御が必要です。このプロセスには、EUVや複数の暴露技術などの高精度ツールのサポートが必要です。チップ製造を高価で複雑なプロセスにするのは、この複雑で正確な構造ですが、チップのパフォーマンスと効率を改善するための鍵でもあります。
これに基づいて、複数の金属層の構造を通じて、電子をトランジスタ間で効果的に送信して、必要な電力と信号をチップのさまざまな部分に提供できます。Intelはプロセスをピザの製造に例えていますが、少し単純に聞こえるかもしれませんが、メタファーはチップ製造の複雑さを鮮明に描写しています。テクノロジーが進むにつれて、最新の高性能プロセッサには10〜20個の金属層が含まれることが多く、チップが製造されると、チップがめくって、電源とデータのインターフェイスがチップの下部にあり、トランジスタがあります。トップです。。このフリップチップデザインの利点は、チップをデバッグして冷却する方が簡単であることですが、フロントエンドの電源に多くの課題をもたらします。
Powerviaは、これらの課題に対処するために導入されました。信号と送電ネットワークを分離し、チップの背面に電源ネットワークを構築することにより、PowerViaはチップの構造を大幅に簡素化し、チップのパフォーマンスを改善することを可能にします。このバックサイド電源法の直接的な利点は、金属層の設計ルールを緩和し、設計の自由度を改善するだけでなく、IRの垂れの効果を遅くし、チップのパワー伝送効率を改善し、干渉を排除することです。、したがって、10年間業界を悩ませてきた相互接続ボトルネックの問題をデータの問題を解決します。
もちろん、PowerViaテクノロジーの実装も独自の課題に直面しています。トランジスタ層は最後ではなくチップのほぼ中央に配置されているため、従来のデバッグツールはテスト用のトランジスタレイヤーに直接アクセスできません。現在、トランジスタ層と熱散逸層の間には、約15層の信号線があります。この課題は、気が遠くなりますが、克服できません。Intelは、いくつかの制御可能な欠陥を設計し、独自のPowerViaデバッグツールを使用することにより、これらのデバッグプロセスの有効性を正常に確認しました。同時に、チップの背面に電力層を構築する技術も前例のないものです。製造プロセスの複雑さとエラーの可能性を高めます。ただし、Intelは、キャリアウェーハとTSVテクノロジーを使用することにより、製造プロセスの安定性と信頼性を効果的に改善しました。。
最後に、Intelは、「Blue Sky Creek」という名前のテストチップコードを使用して、Powervia Technologyの成功を確認しました。Powerviaには技術的な実装リスクが高くなりますが、Intel 4プロセスと組み合わせてEUVテクノロジーを活用することにより、Intelはユニット利用の改善、プラットフォームの電圧の低減、周波数効率の向上において、Powerviaの重要な利点を実証しましたが、その良好な熱散逸も実証します。特性。この一連のテスト結果は、PowerViaテクノロジーの実現可能性を証明するだけでなく、将来のチップテクノロジーの進歩におけるその大きな可能性も示しています。