Teknologi Powervia Intel adalah inovasi utama dalam kaedah bekalan kuasa cip tradisional dan dijangka akan dihasilkan secara besar-besaran pada nod proses Intel 20A pada separuh pertama tahun 2024. Teknologi ini dianggap sebagai kesinambungan penting undang-undang Moore.Proses pembangunannya dijalankan secara bebas daripada transistor Ribbonfet untuk memastikan bahawa Powervia dapat digunakan dengan berkesan dalam pengeluaran cip proses Intel 20A dan 18A.Melalui ujian yang luas dan debugging Powervia pada nod ujian dalaman, Intel telah mengesahkan peranan pentingnya dalam meningkatkan kecekapan cip.Kadar penggunaan unit melebihi 90%, dan ia dapat mempromosikan teknologi pengecutan transistor dan membantu syarikat reka bentuk cip meningkatkan produk mereka.prestasi dan kecekapan tenaga.
Intel percaya bahawa teknologi Powervia adalah satu lagi peristiwa penting selepas Finfet.Walaupun Ribbonfet mungkin tidak mempunyai kelebihan mutlak ke atas teknologi Gaafet yang bersaing, petunjuk Powervia jelas.Industri ini tidak mengharapkan TSMC untuk menggunakan teknologi yang sama sebelum nod N2P pada akhir 2026 atau awal 2027. Powervia disambungkan dengan inovasi teknologi masa lalu Intel seperti silikon yang tegang, pintu logam tinggi dan transistor finfet, mencerminkan kepimpinan berterusan Intel dalam inovasi teknologi cip Intel.
Perlu dinyatakan bahawa pelancaran nod proses Intel 20A dan 18A bukan sahaja akan melayani kemajuan produk Intel sendiri, tetapi juga akan memberi impak yang mendalam kepada seluruh industri cip dan perkhidmatan Foundry Intel.Ini menandakan ketibaan rasmi Intel era Angstrom dan membuka bab baru dalam teknologi cip.
Rangkaian Bekalan Kuasa Backside (BS-PDN), sebagai salah satu teknologi teras Powervia, secara senyap-senyap muncul dalam industri pembuatan cip yang serupa dengan teknologi EUV, dan dianggap sebagai asas untuk terus mempromosikan pembangunan nod proses yang lebih baik.Dari peringkat awal pembuatan cip, pembinaan rangkaian penghantaran kuasa memerlukan kawalan yang tepat, bermula dari mengetuk lapisan bawah transistor ke bekalan kuasa pada lapisan atas.Proses ini memerlukan sokongan alat ketepatan tinggi seperti EUV dan teknologi pendedahan berganda.Ia adalah pembinaan yang kompleks dan tepat yang menjadikan pembuatan cip proses yang mahal dan rumit, tetapi ia juga merupakan kunci untuk meningkatkan prestasi dan kecekapan cip.
Atas dasar ini, melalui pembinaan pelbagai lapisan logam, elektron boleh dihantar secara berkesan antara transistor untuk memberikan kuasa dan isyarat yang diperlukan ke pelbagai bahagian cip.Intel menyamakan proses untuk membuat pizza, dan sementara ia mungkin terdengar sedikit mudah, metafora dengan jelas menggambarkan kerumitan pembuatan cip.Oleh kerana kemajuan teknologi, pemproses berprestasi tinggi moden sering mengandungi sebanyak 10 hingga 20 lapisan logam, dan apabila cip dihasilkan, cip sering dibalikkan supaya kuasa dan antara muka data berada di bahagian bawah cip dan transistorberada di atas..Kelebihan reka bentuk flip-cip ini adalah lebih mudah untuk debug dan menyejukkan cip, tetapi ia juga membawa banyak cabaran kepada bekalan kuasa depan.
Powervia diperkenalkan untuk menangani cabaran -cabaran ini.Dengan memisahkan rangkaian dan rangkaian penghantaran kuasa dan membina rangkaian bekalan kuasa di belakang cip, Powervia sangat memudahkan struktur cip dan memungkinkan untuk meningkatkan prestasi cip.Manfaat langsung dari kaedah bekalan kuasa belakang ini adalah bahawa ia bukan sahaja melonggarkan peraturan reka bentuk lapisan logam dan meningkatkan tahap kebebasan reka bentuk, tetapi juga melambatkan kesan droop IR, meningkatkan kecekapan penghantaran kuasa cip, menghapuskan gangguan, dan dengan itu menyelesaikan masalah data masalah hambatan interkoneksi yang telah melanda industri selama satu dekad.
Sudah tentu, pelaksanaan teknologi Powervia juga menghadapi cabarannya sendiri.Oleh kerana lapisan transistor terletak kira -kira di tengah -tengah cip dan bukannya pada akhirnya, alat debugging tradisional tidak dapat mengakses lapisan transistor secara langsung untuk ujian.Sekarang terdapat kira -kira 15 lapisan garis isyarat antara lapisan transistor dan lapisan pelesapan haba.Cabaran ini, sementara yang menakutkan, tidak dapat diatasi.Intel berjaya mengesahkan keberkesanan proses debugging ini dengan merancang beberapa kecacatan yang dapat dikawal dan menggunakan alat penyahpepijatan PowerVia sendiri.Pada masa yang sama, teknologi untuk membina lapisan kuasa di belakang cip juga tidak pernah berlaku sebelum ini.Ia meningkatkan kerumitan proses pembuatan dan kemungkinan kesilapan.Walau bagaimanapun, Intel telah meningkatkan kestabilan dan kebolehpercayaan proses pembuatan dengan menggunakan wafer pembawa dan teknologi TSV..
Akhirnya, Intel mengesahkan kejayaan teknologi Powervia melalui kod cip ujian "Blue Sky Creek."Walaupun Powervia mempunyai risiko pelaksanaan teknikal yang lebih tinggi, dengan menggabungkannya dengan proses Intel 4 dan memanfaatkan teknologi EUV, Intel telah menunjukkan kelebihan Powervia yang signifikan dalam meningkatkan penggunaan unit, mengurangkan voltan platform, dan meningkatkan kecekapan kekerapan, sementara juga menunjukkan pembubaran haba yang baikciri -ciri.Hasil ujian siri ini bukan sahaja membuktikan kemungkinan teknologi Powervia, tetapi juga menunjukkan potensi besarnya dalam kemajuan teknologi cip masa depan.